2DS 3

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-189458

(43)Date of publication of application: 10.07.2001

(51)Int.CI.

H01L 29/786 H01L 21/336 G02F 1/1368 G09F 9/30 H01L 21/20 H01L 21/268

(21)Application number: 11-361189

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing:

20.12.1999

(72)Inventor: SOTANI NAOYA

AYA YOICHIRO NOGUCHI YUKIHIRO

IDE DAISUKE

(30)Priority

Priority number: 11296720


Priority date: 19.10.1999

Priority country: JP

(54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the manufacturing method of a semiconductor device, by which the semiconductor device with a polycrystalline silicon film having superior characteristics can be manufactured with high yield. SOLUTION: An amorphous silicon film 2a is formed onto a substrate 1, such as quartz glass, non-alkali glass or the like. A W silicide film (conductive film) 4b is formed onto the amorphous silicon film 2a. The W silicide film (conductive film) 4b is heat-generated by irradiating the W silicide film (conductive film) 4b with electromagnetic waves, such as high frequency and YAG laser beams or the like, and the amorphous silicon film 2a is changed into the polysilicon film 2 utilizing heat.



LEGAL STATUS

[Date of request for examination]

13.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-189458 (P2001-189458A)

(43)公開日 平成13年7月10日(2001.7.10)

(51) Int.Cl.7		酸別記号		FΙ				•	f-73-ド(参考)	
H01L	29/786			G 0	9 F	9/30		3 3 8	2H092	
	21/336			H 0	1 L	21/20			5 C O 9 4	
G 0 2 F	1/1368					21/268		F	5F052	
G09F	9/30	3 3 8				29/78		627G	5 F 1 1 O	
H01L	21/20			G 0	2 F	1/136		500	·	
		審	查請求	未請求	請求	マダイ で で で で で で で で で で で で で で で で で で で	OL	(全 18 頁)	最終頁に統く	
(21)出願番号		特顯平11-361189		(71)	出廣人	L 000001	889			
(22) 出顧日		平成11年12月20日 (1999. 12. 20))	三洋電機株式会 大阪府守口市京 (72)発明者 曽谷 直哉					目5番5号	
(31)優先権主張番号		特願平11-296720	節以11—206720				曾谷 直哉 大阪府守口市京阪本通2丁目5番5号 三			
(32)優先日		平成11年10月19日(1999.10.19)							自5番5号 三	
(33)優先権主張国		日本(JP)	(70)	P 1173 -	洋電機		在内			
(の)を)に相上		D# (JP)		(72)	光明不					
									目5番5号 三	
						洋電機	朱式会	社内		
				(74)	代理人	100104	133			
						弁理士	宫園	博一		
				1						


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 優れた特性を有する多結晶シリコン膜を備えた半導体装置を高い歩留まりで製造することが可能な半導体装置の製造方法を提供する。

【解決手段】 石英ガラスや無アルカリガラスなどの基板1上に、非晶質シリコン膜2 a を形成する。その非晶質シリコン膜2 a 上にWシリサイド膜(導電膜)4 b を形成する。そして、Wシリサイド膜(導電膜)4 b に対し、高周波やYAGレーザービームなどの電磁波を照射することにより、Wシリサイド膜(導電膜)4 b を発熱させ、この熱を利用して、非晶質シリコン膜2 a を多結晶シリコン膜2 に変える。



【特許請求の範囲】

【請求項1】 基板上に第1非晶質シリコン膜を形成す る第1の工程と、

前記第1非晶質シリコン膜の上に導電膜を形成する第2 の工程と、

前記導電膜に電磁波を照射することにより導電膜を発熱 させ、この熱を利用して前記第1非晶質シリコン膜を第 1多結晶シリコン膜に変える第3の工程と、を含むこと を特徴とした半導体装置の製造方法。

【請求項2】 前記導電膜が金属膜を含むことを特徴と した請求項1に記載の半導体装置の製造方法。

【請求項3】 前記導電膜が金属膜とその下の第2非晶 質シリコン膜との積層構造を含むことを特徴とした請求 項1に記載の半導体装置の製造方法。

【請求項4】 前記電磁波が髙周波を含むことを特徴と した請求項1乃至3のいずれか1項に記載の半導体装置 の製造方法。

【請求項5】 前記電磁波がYAGレーザー光を含むこ とを特徴とした請求項1乃至3のいずれか1項に記載の 半導体装置の製造方法。

【請求項6】 前記第2の工程の前に、前記第1非晶質 シリコン膜の上に絶縁膜を形成する工程を更に備えるこ とを特徴とした請求項1乃至3のいずれか1項に記載の 半導体装置の製造方法。

【請求項7】 前記第3の工程において、前記第2非晶 質シリコン膜を第2多結晶シリコン膜に変えることを特 徴とした請求項3に記載の半導体装置の製造方法。

【請求項8】 前記第3の工程の後に、前記導電膜をゲ ート電極として加工し、前記第1多結晶シリコン膜を能 動層とするトランジスタを形成することを特徴とした請 30 求項6に記載の半導体装置の製造方法。

【請求項9】 前記導電膜は、前記第3の工程の後にゲ ート電極として加工され、

前記第3の工程に先だって、前記第1非晶質シリコン膜 に不純物を導入することによってソース・ドレイン領域 を形成し、

前記第3の工程において、前記ゲート電極となる導電膜 に前記電磁波を照射することにより前記導電膜を発熱さ せ、この熱を利用して、前記第1非晶質シリコンから前 イン領域の活性化とを同時に行う、請求項1~8のいず れか 1 項に記載の半導体装置の製造方法。

【請求項10】 前記導電膜は、前記第3の工程の後に 遮光膜として加工され、

前記第3の工程に先だって、前記第1非晶質シリコン膜 に不純物を導入することによってソース・ドレイン領域 を形成し、

前記第3の工程において、前記遮光膜となる導電膜に前 記電磁波を照射するととにより前記導電膜を発熱させ、

1 多結晶シリコンへの結晶化と、前記ソース・ドレイン 領域の活性化とを同時に行う、請求項1~8のいずれか 1項に記載の半導体装置の製造方法。

【請求項11】 前記導電膜は、前記第3の工程の後に ソース・ドレイン配線として加工され、

前記第3の工程に先だって、前記第1非晶質シリコン膜 に不純物を導入するととによってソース・ドレイン領域 を形成し、前記第3の工程において、前記ソース・ドレ イン配線となる導電膜に前記電磁波を照射することによ り前記導電膜を発熱させ、この熱を利用して、前記第1 非晶質シリコンから前記第1多結晶シリコンへの結晶化 と、前記ソース・ドレイン領域の活性化とを同時に行 う、請求項1~8のいずれか1項に記載の半導体装置の 製造方法。

【請求項12】 前記電磁波は、連続発振レーザー光を 含む、請求項1~3、6~11のいずれか1項に記載の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (Thin Film Transistor)等の半導体装置の製造方法に関 するものである。

[0002]

【従来の技術】近年、市販のアクティブマトリクス方式 液晶ディスプレイ(LCD:Liquid Crystal Display)の 画素駆動素子(画素駆動用トランジスタ)として、透明 絶縁基板上に形成された多結晶シリコン膜を能動層に用 いた薄膜トランジスタ(以下、多結晶シリコンTFTと いう)が採用されている。

【0003】多結晶シリコンTFTは、非晶質シリコン 膜を能動層に用いた薄膜トランジスタに比べ、移動度が 大きく駆動能力が高いという利点がある。そのため、多 結晶シリコンTFTを用いれば、高性能なLCDを実現 できる上に、画素部(表示部)だけでなく周辺駆動回路 (ドライバ部)までを同一基板上に一体に形成すること ができる。

【0004】このような多結晶シリコンTFTにおい て、能動層としての多結晶シリコン膜の形成方法として は、基板上に直接多結晶シリコン膜を堆積させる方法や 記第1多結晶シリコンへの結晶化と、前記ソース・ドレ 40 基板上に非晶質シリコン膜を形成した後に、これを多結 晶化する方法等がある。とのうち、多結晶シリコン膜を 直接基板に堆積させる方法は、例えば、CVD法を用 い、高温下で堆積させるという比較的簡単な工程であ る。

> 【0005】また、非晶質シリコン膜を堆積した後にて れを多結晶化するには、固相成長法が一般的である。と の固相成長法は、非晶質シリコン膜に熱処理を行うとと により、固体のままで多結晶化させて多結晶シリコン膜 を得る方法である。

との熱を利用して、前記第1非晶質シリコンから前記第 50 【0006】とのような方法は、不純物活性化などの時

に900℃程度の高い温度を使用することから、高温プロセスと呼ばれており、耐熱性の高い基板(例えば、石英基板)を用いた場合には、処理時間が短く済むという利点がある。

【0007】しかしながら、前記耐熱性の高い基板は高価であり、比較的安価なガラス基板を用いた場合には、 基板に熱歪みが生じて好ましくなく、近年では、低温プロセスを用いた開発が盛んである。

【0008】特に、駆動デバイスであるTFTにおいては、高性能化が必須であり、このために、低温プロセス 10を用いたTFTの構成材料の高品質化をはじめとする様々なアプローチがなされている。

【0009】例えば、デバイス特性を左右する活性層材料の高品質化技術として、非晶質シリコン膜を出発材料とし、エキシマレーザーアニール法によって、多結晶シリコン膜を形成する技術が開発されている。

[0010]

【発明が解決しようとする課題】従来例のレーザーアニール法は、アニールする半導体膜の膜厚や膜質により吸収率が大きく影響され、アニールを均一に行うことがで 20 きず、素子特性がばらついて歩留まりを低下させる原因となる。特に、パルス発振のレーザーを用いたものにあっては、バルス発振の不安定さに起因したビーム強度のバラツキにより、素子特性のバラツキが顕著である。

【0011】本発明は、半導体装置の製造方法に関し、 斯かる問題点を解決するものである。

[0012]

【課題を解決するための手段】請求項1の半導体装置の製造方法は、基板上に第1非晶質シリコン膜を形成する第1の工程と、前記第1非晶質シリコン膜の上に導電膜 30を形成する第2の工程と、前記導電膜に電磁波を照射することにより導電膜を発熱させ、この熱を利用して前記第1非晶質シリコン膜を第1多結晶シリコン膜に変える第3の工程と、を含むことをその要旨とする。

【0013】請求項2の半導体装置の製造方法は、請求項1の発明において、前記導電膜が金属膜を含むことをその要旨とする。

【0014】請求項3の半導体装置の製造方法は、請求 膜を発熱させ、この熱を利用して項1の発明において、前記導電膜が金属膜とその下の第 から第1多結晶シリコンへの結晶2非晶質シリコン膜との積層構造を含むことをその要旨 40 ン領域の活性化とを同時に行う。とする。 【0023】請求項12の半導体

【0015】請求項4の半導体装置の製造方法は、請求項1乃至3のいずれか1項の発明において、前記電磁波が高周波を含むことをその要旨とする。

【0016】請求項5の半導体装置の製造方法は、請求項1乃至3のいずれか1項の発明において、前記電磁波がYAGレーザー光を含むことをその要旨とする。

【0017】請求項6の半導体装置の製造方法は、請求 【002 項1乃至3のいずれか1項の発明において、前記第2の ロセスを 工程の前に、前記第1非晶質シリコン膜の上に絶縁膜を 50 ている。

形成する工程を更に備えることをその要旨とする。

【0018】請求項7の半導体装置の製造方法は、請求項3の発明において、前記第3の工程において、前記第2非晶質シリコン膜を第2多結晶シリコン膜に変えるととその要旨とする。

【0019】請求項8の半導体装置の製造方法は、請求項6の発明において、前記第3の工程の後に、前記導電膜をゲート電極として加工し、前記第1多結晶シリコン膜を能動層とするトランジスタを形成することをその要旨とする。

【0020】請求項9の半導体装置の製造方法は、請求項1~8のいずれか1項の発明において、導電膜は、第3の工程の後にゲート電極として加工される。また、第3の工程に先だって、第1非晶質シリコン膜に不純物を導入することによってソース・ドレイン領域を形成する。そして、第3の工程において、ゲート電極となる導電膜に電磁波を照射することにより導電膜を発熱させ、この熱を利用して、第1非晶質シリコンから第1多結晶シリコンへの結晶化と、ソース・ドレイン領域の活性化とを同時に行う。

【0021】請求項10の半導体装置の製造方法は、請求項1~8のいずれか1項の発明において、導電膜は、第3の工程の後に遮光膜として加工される。また、第3の工程に先だって、第1非晶質シリコン膜に不純物を導入することによってソース・ドレイン領域を形成する。そして、第3の工程において、遮光膜となる導電膜に電磁波を照射することにより導電膜を発熱させ、この熱を利用して、第1非晶質シリコンから第1多結晶シリコンへの結晶化と、ソース・ドレイン領域の活性化とを同時に行う。

【0022】請求項11の半導体装置の製造方法は、請求項1~8のいずれか1項の発明において、導電膜は、第3の工程の後にソース・ドレイン配線として加工される。第3の工程に先だって、第1非晶質シリコン膜に不純物を導入することによってソース・ドレイン領域を形成する。そして、第3の工程において、ソース・ドレイン配線となる導電膜に電磁波を照射することにより導電膜を発熱させ、この熱を利用して、第1非晶質シリコンから第1多結晶シリコンへの結晶化と、ソース・ドレイン領域の活性化とを同時に行う。

【0023】請求項12の半導体装置の製造方法は、請求項1~3、6~11のいずれか1項の発明において、電磁波は、連続発振レーザー光を含む。

[0024]

【発明の実施の形態】(第1実施形態)本発明を具体化した第1実施形態における半導体装置の製造方法を図面に基づいて説明する。

【0025】図1~図19は、本第1実施形態の製造プロセスを順次説明するための半導体装置の断面図を示している。

【0026】工程1(図1参照): 無アルカリガラスな どの基板1上に、SiOzやSiNなどの絶縁性薄膜1 aをCVD法やスパッタ法などにより形成する。この絶 縁性薄膜 laは、後述する熱処理の際に、基板 l中の不 純物が上層に拡散することを防止する。

【0027】工程2(図2参照): 絶縁性薄膜 l aの上 に、プラズマCVD法を用いて非晶質シリコン膜2a (膜厚約55nm)を形成する。尚、この非晶質シリコ ン膜2aが本発明における「第1非晶質シリコン膜」に 相当する。

【0028】工程3 (図3参照):約450°C,約1時 間の脱水素処理を行った後、フォトリソグラフィ技術、 RIE法によるドライエッチング技術を用いて、非晶質 シリコン膜2aを所定形状に加工する。

【0029】そして、非晶質シリコン膜2aの上に、プ ラズマCVD法により、シリコン酸化膜からなるゲート 絶縁膜3(膜厚約100nm)を形成する。尚、このゲ ート絶縁膜3が本発明における「絶縁膜」に相当する。 【0030】工程4(図4参照): ゲート絶縁膜3の上 に、減圧CVD法により非晶質シリコン膜(膜厚約10 20 Onm) 4 aを堆積する。この非晶質シリコン膜 4 a は、その形成時に不純物(N型ならヒ素やリン、P型な らボロン)がドープされているが、ノンドープ状態で堆 積し、その後に不純物を注入してもよい。尚、との非晶 質シリコン膜4aが本発明における「導電膜および第2 非晶質シリコン膜」に相当する。

【0031】次に、スパッタ法を用い、非晶質シリコン 膜4 a の上にタングステンシリサイド (Wシリサイド: WSi2) 膜4b (膜厚約100nm)を形成する。 尚、このWシリサイド膜4bが本発明における「導電 膜」に相当する。

【0032】工程5(図5参照): 窒素雰囲気中、基板 全体を約350℃に加熱した状態で、基板の長手方向か 5約2. 45GHz. 約1GWの高周波を約0. 3秒間 照射し、同時に、これに垂直な方向から約1.17GH z,約1GWの髙周波を約0.3秒間照射する(したが って、図示しない髙周波発振装置は、2方向にそれぞれ 1台ずつ設けられている)。これにより、高周波が、₩ シリサイド膜4 bの自由電子(伝導電子)を運動させ、 Wシリサイド膜4b自身が発熱する。この熱により、非 40 晶質シリコン膜2aおよび非晶質シリコン膜4aがアニ ールされて、非晶質シリコン膜2aが多結晶シリコン膜 2に変わると共に非晶質シリコン膜4aが多結晶シリコ ン膜4 c に変わる。また、導電性を有する非晶質シリコ ン膜4a自身も同様に発熱し、との熱によっても非晶質 シリコン膜2aの多結晶化が促進される。

【0033】すなわち、非晶質シリコン膜4aを、Wシ リサイド膜4bからの放射熱により加熱することによ り、多結晶シリコン膜4cを形成する。また、非晶質シ

イド膜4bからの放射熱により加熱することにより、多 結晶シリコン膜2を形成する。尚、との多結晶シリコン 膜2が本発明における「第1多結晶シリコン膜」に相当 し、多結晶シリコン膜4cが本発明における「第2多結 晶シリコン膜」に相当する。

【0034】工程6(図6参照): 常圧CVD法によ り、Wシリサイド膜4bの上にシリコン酸化膜5を堆積 した後、フォトリソグラフィ技術、RIE法によるドラ イエッチング技術を用いて、多結晶シリコン膜4 c、W 10 シリサイド膜4bおよびシリコン酸化膜5を所定形状に 加工する。多結晶シリコン膜4 c は、Wシリサイド膜4 bとともにポリサイド構造のゲート電極4として使用す る。

【0035】工程7(図7参照):自己整合技術によ り、ゲート電極4およびシリコン酸化膜5をマスクとし て、多結晶シリコン膜2に不純物を注入し、ソース・ド レイン領域6を形成する。

【0036】工程8(図8参照): ゲート絶縁膜3およ びシリコン酸化膜5の上に、常圧CVD法によりシリコ ン酸化膜を堆積し、とれを異方性全面エッチバックする ことにより、ゲート電極4およびシリコン酸化膜5の側 方にサイドウォール7を形成する。更に、このサイドウ ォール7およびシリコン酸化膜5をレジスト8で覆い、 再び自己整合技術により、レジスト8をマスクとして多 結晶シリコン膜2に不純物を注入して、LDD(Lightly Doped Drain) 構造を形成する。

【0037】この状態で、RTA(Rapid Thermal Anne aling) 法による急速加熱を行う。RTA法による加熱 は、高温を用いるが、きわめて短時間で終えるととがで 30 きるので、基板1が変形する心配はない。

【0038】以上の工程により、薄膜トランジスタ(T FT: Thin Film Transistor) Aが形成される。

【0039】本発明者が、上記の製法を用いて、L/W = 5 / 5 (μm) の n 型薄膜トランジスタ (A) を作製 し、その電気的特性を測定したところ、電気効果移動 度: 170 cm2/Vs, Vth:0.2V, S值:

0. 03 V / d e c . と良好な数値を得ることができ た。また、絶縁膜のTZDB (Time Zero Dielectric B reakdown) は、8.5MV/cmであった。この理由

は、非晶質シリコン膜2aの多結晶化が、Siの融点 (約1414℃) に近い温度で行われたこと、シリコン 酸化膜3を形成してから熱処理して非晶質シリコン膜2 aを多結晶化するので、多結晶化の際、非晶質シリコン 膜2aとシリコン酸化膜3との界面の整合性が高くなる こと、更には、多結晶化の際にシリコン酸化膜3自身の 緻密化が促進されて、シリコン酸化膜3の膜質が向上す るとと、が考えられる。

【0040】尚、本第1実施形態では、Wシリコン膜4 b および非晶質シリコン膜4aの発熱温度が約1350 リコン膜2aを、非晶質シリコン膜4aおよびWシリサ 50 ~1400℃にまで上昇するが、加熱に要する時間が

0. 3秒と短いため、熱が基板 1 全体に伝わることが無 く、基板1として変形温度が約750℃以下の安価な基 板を用いても何ら問題は生じない。

7

【0041】工程9(図9参照):レジスト8除去後、 デバイスの全面に、プラズマ酸化膜と常圧CVD法によ るシリコン酸化膜との積層構造から成る層間絶縁膜9を 形成する。

【0042】続いて、フォトリソグラフィ技術、RIE 法によるドライエッチング技術を用いて、層間絶縁膜9 トホール10を形成する。

【0043】工程10(図10参照):マグネトロンス パッタ法により、Ti/Al-Si合金/Tiの積層構 造からなる配線層を堆積し、フォトリソグラフィ技術、 RIE法によるドライエッチング技術を用いて、ソース ・ドレイン電極11として加工する。

【0044】工程11(図11参照):CVD法によ り、デバイスの全面に保護膜としてのシリコン酸化膜1 2(シリコン窒化膜でもよい)を薄く堆積させる。

【0045】工程12(図12参照):デバイス全面 に、SOG (Spin On Glass) 膜13を3回にわたって 塗布し、デバイス表面の凹凸を平坦化する。

【0046】工程13(図13参照): SOG膜13は レジストの剥離性が悪く、また水分を吸収しやすいの で、この保護膜として、CVD法により、SOG膜13 の上に更にシリコン酸化膜14(シリコン窒化膜でもよ い)を薄く堆積させる。

【0047】工程14(図14参照): フォトリソグラ フィ技術、RIE法によるドライエッチング技術を用い て、前記シリコン酸化膜12/SOG膜13/シリコン 30 酸化膜14に、前記ソース・ドレイン電極11に通じる コンタクトホール15を形成し、デバイスの全面に、画 素電極としての I T O 膜 1 6 をスパッタ蒸着させる。

【0048】工程15(図15参照):最後に、ITO 膜16を電極形状に加工すべく、ITO膜16の上にレ ジストパターンを形成した後、まず、臭化水素ガス(H Br)を用いたRIE法によりITO膜16をエッチン グし、シリコン酸化膜14が露出しはじめた時点で、ガ スを塩素ガス(С12)に切り替え、そのまま最後まで エッチングを継続する。

【0049】工程16(図16参照): CのようにLC Dの片側TFT基板を形成した後は、表面に共通電極 1 7が形成された透明絶縁基板18を相対向させ、各基板 1、18の間に液晶を封入して液晶層19を形成すると とにより、LCDの画素部を完成させる。

【0050】図17は本第1実施形態におけるアクティ ブマトリクス方式LCDのブロック構成図である。

【0051】画素部20には各走査線(ゲート配線)G1 ···Gn,Gn+1···Cmと各データ線(ドレイン配線)D1···D n,Dn+1···Dmとが配置されている。各ゲート配線と各ド

レイン配線とはそれぞれ直交し、その直交部分に画素2 1が設けられている。そして、各ゲート配線は、ゲート ドライバ22に接続され、ゲート信号(走査信号)が印 加されるようになっている。また、各ドレイン配線は、 ドレインドライバ(データドライバ)23に接続され、 データ信号(ビデオ信号)が印加されるようになってい る。これらのドライバ22、23によって周辺駆動回路 24が構成されている。

【0052】そして、各ドライバ22、23のうち少な に、ソース・ドレイン領域6とコンタクトするコンタク 10 くともいずれか一方を画素部20と同一基板上に形成し たLCDは、一般にドライバー体型(ドライバ内蔵型) LCDと呼ばれている。尚、ゲートドライバ22が、画 素部20の両端に設けられている場合もある。また、ド レインドライバ23が、画素部20の両側に設けられて いる場合もある。

> 【0053】この周辺駆動回路24のスイッチング用素 子にも前記多結晶シリコンTFT(A)と同等の製造方 法で作成した多結晶シリコンTFTを用いており、多結 晶シリコンTFT(A)の作製に並行して、同一基板上 20 に形成される。尚、この周辺駆動回路24用の多結晶シ リコンTFTは、LDD構造ではなく、通常のシングル ドレイン構造を採用している(もちろん、LDD構造で あってもよい)。

【0054】また、この周辺駆動回路24の多結晶シリ コンTFTは、CMOS構造に形成することにより、各 ドライバ22、23としての寸法の縮小化を実現してい る。

【0055】図18にゲート配線Gnとドレイン配線Dn との直交部分に設けられている画素21の等価回路を示 す。

【0056】画素21は、画素駆動素子としてのTFT (前記薄膜トランジスタAと同様)、液晶セルLC、補 助容量Csから構成される。ゲート配線GnにはTFTの ゲートが接続され、ドレイン配線DnにはTFTのドレ インが接続されている。そして、TFTのソースには、 液晶セルLCの表示電極(画素電極)と補助容量(蓄積 容量又は付加容量)Csとが接続されている。

【0057】この液晶セルLCと補助容量Csとによ り、信号蓄積素子が構成される。液晶セルLCの共通電 40 極(表示電極の反対側の電極)には電圧V comが印加さ れている。一方、補助容量Csにおいて、TFTのソー スと接続される側の反対側の電極には定電圧VRが印加 されている。との液晶セルLCの共通電極は、文字通り 全ての画素21に対して共通した電極となっている。そ して、液晶セルLCの表示電極と共通電極との間には静 電容量が形成されている。尚、補助容量Csにおいて、 TFTのソースと接続される側の反対側の電極は、隣の ゲート配線Gn+1と接続されている場合もある。

【0058】このように構成された画素21において、 50 ゲート配線Gnを正電圧にしてTFTのゲートに正電圧

を印加すると、TFTがオンとなる。すると、ドレイン 配線Dnに印加されたデータ信号で、液晶セルLCの静 電容量と補助容量Csとが充電される。反対に、ゲート 配線Gnを負電圧にしてTFTのゲートに負電圧を印加 すると、TFTがオフとなり、その時点でドレイン配線 Dnに印加されていた電圧が、液晶セルLCの静電容量 と補助容量Csとによって保持される。このように、画 素21へ書き込みたいデータ信号をドレイン配線に与え てゲート配線の電圧を制御することにより、画素21に 任意のデータ信号を保持させておくことができる。その 10 画素21の保持しているデータ信号に応じて液晶セルし Cの透過率が変化し、画像が表示される。

【0059】ととで、画素21の特性として重要なもの に、書き込み特性と保持特性とがある。書き込み特性に 対して要求されるのは、画素部20の仕様から定められ た単位時間内に、信号蓄積素子(液晶セルLCおよび補 助容量Cs) に対して所望のビデオ信号電圧を十分に書 き込むことができるかどうかという点である。また、保 持特性に対して要求されるのは、信号蓄積素子に一旦書 き込んだビデオ信号電圧を必要な時間だけ保持すること 20 ができるかどうかという点である。

【0060】補助容量Csが設けられているのは、信号 蓄積素子の静電容量を増大させて書き込み特性および保 持特性を向上させるためである。すなわち、液晶セルし Cは、その構造上、静電容量の増大には限界がある。そ とで、補助容量Csによって液晶セルLCの静電容量の 不足分を補うわけである。

【0061】本第1実施形態にあっては、以下のとおり の作用効果を奏する。

イド膜4 b からの放射熱により、加熱することにより、 多結晶シリコン膜4cを形成する。また、非晶質シリコ ン膜2aを、非晶質シリコン膜4aおよびWシリサイド 膜4 b からの放射熱により、加熱することにより、多結 晶シリコン膜2を形成する。その結果、多結晶シリコン TFTデバイスおよびTFTを使用したLCDデバイス の特性のパラツキを防止し、歩留まりを向上させること ができる。

【0063】(ロ)非晶質シリコン膜2a, 4aを多結 晶化するための熱源としてのWシリサイド膜4bをゲー 40 ト電極4の一部として利用することにより、一旦Wシリ コン膜4 bを(更には、多結晶シリコン膜4 cを)剥離 してから新たにゲート電極を形成することに比べて、工 程数を削減することができる。

【0064】(ハ)非晶質シリコン膜2aとWシリサイ ド膜4b(非晶質シリコン膜4a)との間に、シリコン 酸化膜3を介在させている。すなわち、シリコン酸化膜 3を形成してから熱処理して非晶質シリコン膜2 aを多 結晶化するので、多結晶化の際、非晶質シリコン膜2a

は、多結晶化の際にシリコン酸化膜3自身の緻密化が促 進されて、シリコン酸化膜3の膜質が向上する。したが って、このシリコン酸化膜3をゲート絶縁膜として用い た薄膜トランジスタ(A)の電気的特性が良好になる。 【0065】(ニ)上記(ハ)に加え、シリコン酸化膜 3とWシリサイド膜4bとの間に、非晶質シリコン膜4 aを介在させているので、この非晶質シリコン膜4aが バッファ層となって、シリコン酸化膜3やWシリサイド 膜4bに加わる熱応力が緩和され、₩シリサイド膜4b にクラックが発生したり、シリコン酸化膜3の歪みに起 因したトラップ準位の発生および多結晶シリコン膜2の 結晶欠陥の発生が抑制される。

【0066】(ホ)多結晶シリコンTFTデバイスおよ びTFTを、いわゆる低温プロセスで行うととができる ので、基板1として安価なガラス基板を採用することが でき、LCDデバイスの低コスト化を実現することがで きる。

【0067】(第2実施形態)本発明を具体化した第2 実施形態を以下に説明する。本第2実施形態が第1実施 形態と異なるのは、上記工程5において、髙周波の照射 に代えてYAG(Yttrium Alminum Garnet)レーザービ ームを照射することのみでありその他の工程は同様であ るので、ことでは工程5に代わる工程5aのみ説明す

【0068】工程5a(図5参照):基板に対して、Y AGレーザービームを照射、走査してアニール処理を行 う。これにより、Wシリサイド膜4b自身が発熱し、こ の熱により、非晶質シリコン膜2aおよび非晶質シリコ ン膜4 a がアニールされて、非晶質シリコン膜2 a が多 【0062】(イ) 非晶質シリコン膜4aを、₩シリサ 30 結晶シリコン膜2に変わると共に非晶質シリコン膜4a が多結晶シリコン膜4cに変わる。また、導電性を有す る非晶質シリコン膜4a自身も同様に発熱し、との熱に よっても非晶質シリコン膜2aの多結晶化が促進され

> 【0069】すなわち、非晶質シリコン膜4aを、Wシ リサイド膜4bからの放射熱により、加熱することによ り、多結晶シリコン膜4cを形成する。また、非晶質シ リコン膜2aを、非晶質シリコン膜4aおよびWシリサ イド膜4bからの放射熱により、加熱することにより、

多結晶シリコン膜2を形成する。特に、熱源として用い たYAGレーザーは、連続発振のため安定性が高く、非 晶質シリコン膜2a. 4a全体を均一に加熱することが できるので、多結晶化がバラツクことなく良好に行われ る。

【0070】との時のレーザー条件は、レーザー光幅: 約5mm,走査速度:約1cm/s,発振エネルギー: 約10k Wである。

【0071】尚、レーザービームとしては、Arガスレ ーザー等を使用してもよい。

とシリコン酸化膜3との界面の整合性が高くなる。更に 50 【0072】本第2実施形態では、このYAGレーザー

アニールに、髙スループットレーザー照射法を用いる。 即ち、図19において、101はYAGレーザー、10 2はこのYAGレーザー101からのレーザービームを 反射する反射鏡、103は反射鏡102からのレーザー ビームをシート状に加工し、基板1に照射するレーザー ビーム制御光学系である。

【0073】本第2実施形態にあっては、第1実施形態 の作用効果に加えて以下のとおりの作用効果を奏する。 【0074】(へ)安定性の高い連続発振によるレーザ 一加熱を行うので、非晶質シリコン膜2a, 4a全体を 10 均一に加熱することができ、多結晶化がバラツクことな く良好に行われ、多結晶シリコン膜2, 4の高品位化を 実現することができる。

【0075】(第3実施形態)図20~図24は、本発 明の第3実施形態による製造プロセスを説明するための 断面図である。図20~図24を参照して、この第3実 施形態では、上記した第1および第2実施形態と異な り、トップゲート型のTFTの製造プロセスにおいて、 ゲート電極となる導電膜に連続発振のレーザー (エネル ギー波)を照射するととによって、非晶質シリコン膜か 20 ら多結晶シリコン膜への結晶化と、ソース・ドレイン領 域の活性化とを同時に行う。以下、第3実施形態の製造 ブロセスを図20~図24を参照して詳細に説明する。 【0076】工程17(図20参照): 絶縁基板31上 に、減圧CVD法またはプラズマCVD法などを用いて 非晶質シリコン膜32aを形成する。この非晶質シリコ ン膜32aは、本発明の「第1非晶質シリコン膜」を構 成する。また、プラズマCVD法などを用いて非晶質シ リコン膜32a上にシリコン酸化膜からなるゲート絶縁 膜33を形成する。とのゲート絶縁膜33は、本発明の 30 「絶縁膜」を構成する。フォトリソグラフィ技術とドラ イエッチング技術とを用いて、ゲート絶縁膜33および 非晶質シリコン膜32aをパターンニングすることによ って、島(アイランド)を形成する。

【0077】工程18(図21参照): 非晶質シリコン 膜32aの活性層となる領域を覆うように、ゲート絶縁 膜33上にレジスト35を形成する。このレジスト35 をマスクとして、イオン注入法またはイオンシャワー法 を用いて、非晶質シリコン膜32aに不純物を導入する ことによって、ソース・ドレイン領域36を形成する。 なお、ソース・ドレイン領域36への不純物の導入は、 不純物を含んだ導電層から拡散させる方法で行ってもよ い。この後、レジスト35を除去する。

【0078】工程19(図22参照):全面を覆うよう に、減圧CVD法またはプラズマCVD法などを用いて 非晶質シリコン膜34 aを形成する。非晶質シリコン膜 34aの膜厚は、lnm~lµm程度であり、好ましく は10nm~500nm、より好ましくは50nm~2 00nmである。また、非晶質シリコン膜34aは、そ

状態で堆積し、その後に不純物を注入してもよい。この 非晶質シリコン膜34aは、本発明の「第2非晶質シリ コン膜および導電膜」を構成する。非晶質シリコン膜3 4a上に、エネルギー波吸収膜34bを形成する。この エネルギー波吸収膜34bは、本発明の「導電膜」を構 成する。

12

【0079】エネルギー波吸収膜34bのシート抵抗 は、 $10\Omega/\square\sim1$ k Ω/\square であり、好ましくは100 Ω/\Box ~500 Ω/\Box 、より好ましくは $200\Omega/\Box$ ~ 5000/□である。このようなエネルギー波吸収膜3 4 bは、スパッタ法や蒸着法、メッキ法などにより形成 する。エネルギー波吸収膜34bとしては、たとえば、 第1実施形態の高周波が照射される導電膜と同様、Wシ リサイド膜を用いることができる。

【0080】工程20(図23参照): エネルギー波吸 収膜34bに対してエネルギー波を照射する。これによ り、エネルギー波吸収膜34bが加熱され、この熱によ って、非晶質シリコン膜32aおよび非晶質シリコン膜 34 aがアニールされる。その結果、非晶質シリコン膜 32aが多結晶シリコン膜32に変わると共に、非晶質 シリコン膜34aが多結晶シリコン膜34cに変わる。 さらに、エネルギー波吸収膜34bの熱によって、ソー ス・ドレイン領域36も活性化される。また、導電性を 有する非晶質シリコン膜34 a 自身も同様に発熱し、と の熱によっても非晶質シリコン膜32aの多結晶化とソ ース・ドレイン領域の活性化とが促進される。なお、多 結晶シリコン膜32が、本発明の「第1多結晶シリコン 膜」を構成し、多結晶シリコン膜34cが、本発明の 「第2多結晶シリコン膜」を構成する。

【0081】つまり、この第3実施形態では、エネルギ ー波吸収膜34bに対してエネルギー波を照射すること によって、ゲート電極となる非晶質シリコン膜34aの 結晶化と、活性層となる非晶質シリコン膜32aの結晶 化と、ソース・ドレイン領域36の活性化とが同時に行 われる。

【0082】エネルギー波としては、YAGレーザーな どの連続発振のレーザーを用いる。連続発振のレーザー を用いることによって、パルスレーザーと異なり、レー ザー光線の高速走査を行うことができるので、大きな面 40 積の領域を均一にかつ短時間で処理することが可能であ る。この結果、パルス間のエネルギーのバラツキが無く なり、多結晶化が良好に行われる。

【0083】工程21 (図24参照):エネルギー波吸 収膜34bと多結晶シリコン膜34cとをフォトリソグ ラフィ技術とドライエッチング技術とを用いてパターニ ングすることによって、ゲート電極を形成する。そし て、層間絶縁膜37を形成した後、フォトリソグラフィ 技術とドライエッチング技術とを用いて、ソース・ドレ イン領域36に達するコンタクトホールを形成する。さ の形成時に、不純物がドープされているが、ノンドープ 50 らに、そのコンタクトホール内および全面を覆うように

導電性膜を形成し、フォトリソグラフィ技術とドライエッチング技術とを用いてソース・ドレイン配線38を形成する。これにより、第3実施形態によるトップゲート型のTFTが完成される。

【0084】上記第3実施形態では、第1実施形態の作用効果に加えて以下の作用効果を奏する。

【0085】すなわち、予めソース・ドレイン領域36を形成した後に、エネルギー波吸収膜34bに対してエネルギー波を照射することによって、ゲート電極となる非晶質シリコン膜34aの結晶化と、活性層となる非晶 10質シリコン膜32aの結晶化と、ソース・ドレイン領域36の活性化とを同時に行うことができるので、製造プロセスを簡略化することができる。また、エネルギー波として連続発振レーザーを用いることによって、バルスレーザーと異なり、レーザー光線の高速走査を行うことができるので、大きな面積の領域を均一にかつ短時間で処理することが可能である。その結果、大型基板にも適用可能となり、生産性を向上させることができる。さらに、連続発振レーザー装置の稼働費は、バルスレーザーに比べて安価であるので、製造コストを低減することが20できる。

【0086】(第4実施形態)図25~図31は、本発明の第4実施形態による製造プロセスを説明するための断面図である。図25~図31を参照して、この第4実施形態では、上記した第3実施形態と異なり、ボトムゲート型のTFTの製造プロセスにおいて、遮光膜となる導電膜に連続発振レーザー(エネルギー波)を照射することによって、非晶質シリコン膜から多結晶シリコン膜の結晶化と、ソース・ドレイン領域の活性化とを同時に行う。以下、第4実施形態の製造プロセスを図25~30を形成する。図31を参照して詳細に説明する。【0094】

【0087】工程22(図25参照): 絶縁基板41上に、CVD法を用いて導電性膜を形成した後、フォトリソグラフィ技術とドライエッチング技術とを用いてパターニングすることによって、ゲート電極42を形成する。プラズマCVD法などを用いて、P-SiN膜、P-SiO膜、または、これらの積層膜からなるゲート絶縁膜43を形成する。

【0088】工程23(図26参照): 減圧CVD法またはプラズマCVD法などを用いて、非晶質シリコン膜 404 aを形成する。この非晶質シリコン膜44 aは、本発明の「第1非晶質シリコン膜」を構成する。プラズマCVD法などを用いて、非晶質シリコン膜44 a 上にSiO2 膜からなる絶縁膜45を形成する。この絶縁膜45は、本発明の「絶縁膜」を構成する。フォトリソグラフィ技術とドライエッチング技術とを用いて、絶縁膜45 および非晶質シリコン膜44 a をパターンニングすることによって、島(アイランド)を形成する。

【0089】工程24(図27参照): 非晶質シリコン るので、大きな面積の領域を均一にかつ短時間で処理す 膜44aの活性層となる領域を覆うように、絶縁膜45 50 ることが可能である。その結果、大型基板にも適用可能

上にレジスト46を形成する。このレジスト46をマスクとして、イオン注入法またはイオンシャワー法を用いて、非晶質シリコン膜44aに不純物を導入することにより、ソース・ドレイン領域47を形成する。なお、不純物の導入は、不純物を含んだ導電層から拡散させる方法で行ってもよい。この後、レジスト46を除去する。【0090】工程25(図28参照):全面を覆うように、Wシリサイド膜などからなるエネルギー波吸収膜48が、本発明の「導電膜」を構成する。エネルギー波吸収膜48のシート抵抗および形成方法などは、上記した第3実施形態と同様である。なお、このエネルギー波吸収膜48は、後の工程で遮光膜となる。

【0091】工程26(図29参照): エネルギー波吸収膜48に対してエネルギー波(連続発振レーザー)を照射する。これにより、エネルギー波吸収膜48が加熱され、この熱によって、非晶質シリコン膜44aがアニールされる。その結果、非晶質シリコン膜44aが多結晶シリコン膜44に変わると共に、ソース・ドレイン領域47も活性化される。なお、多結晶シリコン膜44は、本発明の「第1多結晶シリコン膜」を構成する。【0092】つまり、この第4実施形態では、エネルギ

【0092】つまり、この第4実施形態では、エネルギー波吸収膜48に対してエネルギー波(連続発振レーザー)を照射することによって、活性層となる非晶質シリコン膜44aの結晶化と、ソース・ドレイン領域47の活性化とが同時に行われる。

【0093】工程27(図30参照): エネルギー波吸収膜48をフォトリソグラフィ技術とドライエッチング技術とを用いてパターニングすることによって、遮光膜を形成する。

【0094】工程28(図31参照):全面を覆うよう に層間絶縁膜49を形成した後、フォトリソグラフィ技 術とドライエッチング技術とを用いて、ソース・ドレイン領域に達するコンタクトホールを形成する。さらに、そのコンタクトホール内および全面を覆うように導電性 膜を形成し、フォトリソグラフィ技術とドライエッチング技術とを用いてソース・ドレイン配線50を形成する。これにより、第4実施形態によるボトムゲート型の TFTが完成される。

【0095】第4実施形態では、第3実施形態と同様、 予めソース・ドレイン領域47を形成した後に、エネルギー波吸収膜48に対してエネルギー波(連続発振レーザ)を照射することによって、活性層となる非晶質シリコン膜44aの結晶化と、ソース・ドレイン領域47の活性化とを同時に行うことができるので、製造プロセスを簡略化することができる。また、エネルギー波として連続発振レーザーを用いることによって、パルスレーザーと異なり、レーザー光線の高速走査を行うことができるので、大きな面積の領域を均一にかつ短時間で処理することが可能である。その結果 大型基板にも適用可能 (9)

となり、生産性を向上させることができる。さらに、連 続発振レーザー装置の稼働費は、パルスレーザーに比べ て安価であるので、製造コストを低減することができ る。

【0096】(第5実施形態)図32~図36は、本発 明の第5実施形態による製造プロセスを説明するための 断面図である。図32~図36を参照して、この第5実 施形態では、トップゲート型のTFTの製造プロセスに おいて、ソース・ドレイン配線となる導電膜に連続発振 のYAGレーザー(エネルギー波)を照射することによ 10 って、非晶質シリコン膜から多結晶シリコン膜への結晶 化と、ソース・ドレイン領域の活性化とを同時に行う。 以下、第5実施形態の製造プロセスを図32~図36を 参照して詳細に説明する。

【0097】工程29(図32参照): 絶縁基板61上 に、減圧CVD法またはプラズマCVD法などを用いて 非晶質シリコン膜62aを形成する。この非晶質シリコ ン膜62aは、本発明の「第1非晶質シリコン膜」を構 成する。また、プラズマCVD法などを用いて非晶質シ リコン膜62a上にシリコン酸化膜からなるゲート絶縁 20 膜63を形成する。このゲート絶縁膜63は、本発明の 「絶縁膜」を構成する。フォトリソグラフィ技術とドラ イエッチング技術とを用いて、ゲート絶縁膜63および 非晶質シリコン膜62aをパターンニングすることによ って、島(アイランド)を形成する。

【0098】工程30(図33参照):ゲート絶縁膜6 3上を覆うように導電性膜を形成した後、フォトリソグ ラフィ技術とドライエッチング技術とを用いて、その導 電性膜をパターニングすることによって、ゲート電極6 4を形成する。ゲート電極64をマスクとして、イオン 30 注入法を用いて、非晶質シリコン膜62aに不純物を導 入することによって、ソース・ドレイン領域65を形成 する。なお、ソース・ドレイン領域65への不純物の導 入は、不純物を含む導電層から拡散させるようにしても よい。

【0099】工程31(図34参照):全面を覆うよう に層間絶縁膜66を形成した後、フォトリソグラフィ技 術とドライエッチング技術とを用いて、ソース・ドレイ ン領域65に達するコンタクトホールを形成する。さら に、そのコンタクトホール内および全面を覆うように、 Wシリサイド膜などからなるエネルギー波吸収膜67を 形成する。このエネルギー波吸収膜67は、本発明の

「導電膜」を構成する。エネルギー波吸収膜67のシー ト抵抗および形成方法などは、上記した第3実施形態と 同様である。なお、このエネルギー波吸収膜67は、後 の工程でソース・ドレイン配線となる。

【0100】工程32(図35参照):エネルギー波吸 収膜67に対して、連続発振のYAGレーザー(エネル ギー波)を照射することにより、エネルギー波吸収膜6

aがアニールされる。これにより、非晶質シリコン膜6 2aが多結晶シリコン膜62に変わると共に、ソース・ ドレイン領域65も活性化される。なお、この多結晶シ リコン膜62が本発明の「第1多結晶シリコン膜」を構 成する。

【0101】つまり、この第5実施形態では、ソース・ ドレイン配線となるエネルギー波吸収膜67に対して連 **続発振のYAGレーザー(エネルギー波)を照射すると** とによって、活性層となる非晶質シリコン膜62aの結 晶化と、ソース・ドレイン領域67の活性化とが同時に 行われる。

【0102】工程33(図36参照): 最後に、エネル ギー波吸収膜67をフォトリソグラフィ技術とドライエ ッチング技術とを用いてパターニングすることによっ て、ソース・ドレイン配線67を形成する。これによ り、第5実施形態によるトップゲート型のTFTが完成 される。

【0103】第5実施形態では、第3および第4実施形 態と同様、予めソース・ドレイン領域65を形成した後 に、エネルギー波吸収膜67に対してYAGレーザー (エネルギー波)を照射することによって、活性層とな る非晶質シリコン膜62aの結晶化と、ソース・ドレイ ン領域65の活性化とを同時に行うことができるので、 製造プロセスを簡略化することができる。また、エネル ギー波として連続発振のYAGレーザーを用いることに よって、パルスレーザーと異なり、レーザー光線の高速 走査を行うことができるので、大きな面積の領域を均一 にかつ短時間で処理することが可能である。その結果、 大型基板にも適用可能となり、生産性を向上させること ができる。さらに、連続発振のYAGレーザー装置の稼 働費は、パルスレーザーに比べて安価であるので、製造 コストを低減することができる。

【0104】さらに、第5実施形態では、第1~第4実 施形態と異なり、ソース・ドレイン配線となるエネルギ 一波吸収膜67は、直接ソース・ドレイン領域65に接 触するように形成されている。この状態でエネルギー波 吸収膜67にエネルギー波を照射するので、エネルギー 波吸収膜67の熱が直接ソース・ドレイン領域67を構 成する非晶質シリコン膜62aに伝達される。 これによ り、第1~第4実施形態と比較して非晶質シリコン膜6 2 a に熱がより伝わりやすくなる。その結果、非晶質シ リコン膜62aの結晶化をより良好に行うことができ、 品質の優れた多結晶シリコン膜62を得ることができ る。

【0105】(第6実施形態)図37〜図41は、本発 明の第6実施形態による製造プロセスを説明するための 断面図である。図37~図41を参照して、この第6実 施形態では、ボトムゲート型のTFTの製造プロセスに おいて、ソース・ドレイン配線となる導電膜に連続発振 7が加熱され、この熱によって、非晶質シリコン膜62 50 のYAGレーザー (エネルギー波) を照射することによ

って、非晶質シリコン膜から多結晶シリコン膜への結晶 化と、ソース・ドレイン領域の活性化とを同時に行う。 以下、第6実施形態の製造プロセスを図37~図41を 参照して詳細に説明する。

【0106】工程34(図37参照): 絶縁基板71上 に、CVD法を用いて導電性膜を形成した後、フォトリ ソグラフィ技術とドライエッチング技術とを用いてパタ ーニングすることによって、ゲート電極72を形成す る。プラズマCVD法などを用いて、P-SiN膜、P -SiO膜、または、これらの積層膜からなるゲート絶 10 縁膜73を形成する。

【0107】工程35(図38参照):減圧CVD法ま たはプラズマCVD法などを用いて、非晶質シリコン膜 74 aを形成する。との非晶質シリコン膜74 aは、本 発明の「第1非晶質シリコン膜」を構成する。フォトリ ソグラフィ技術とドライエッチング技術とを用いて、非 晶質シリコン膜74aをパターンニングするととによっ て、島(アイランド)を形成する。

【0108】工程36(図39参照): 非晶質シリコン 膜74aの活性層となる領域を覆うように、レジスト7 20 5を形成する。とのレジスト75をマスクとして、イオ ン注入法またはイオンシャワー法を用いて、非晶質シリ コン膜74aに不純物を導入することにより、ソース・ ドレイン領域76を形成する。なお、不純物の導入は、 不純物を含んだ導電層から拡散させる方法で行ってもよ い。との後、レジスト75を除去する。

【0109】工程37(図40参照):全面を覆うよう に層間絶縁膜77を形成した後、フォトリソグラフィ技 術とドライエッチング技術とを用いて、ソース・ドレイ ン領域76に達するコンタクトホールを形成する。な お、との層間絶縁膜77は、本発明の「絶縁膜」を構成 する。さらに、そのコンタクトホール内および全面を覆 うように、、Wシリサイド膜などからなるエネルギー波 吸収膜78を形成する。とのエネルギー波吸収膜78 は、本発明の「導電膜」を構成する。エネルギー波吸収 膜78のシート抵抗および形成方法などは、上記した第 3実施形態と同様である。なお、このエネルギー波吸収 膜78は、後の工程でソース・ドレイン配線となる。

【0110】エネルギー波吸収膜78に対して、連続発 振のYAGレーザー (エネルギー波) を照射することに 40 金比率を調整することで適宜に設定することができる。 より、エネルギー波吸収膜78が加熱され、この熱によ って、非晶質シリコン膜74aがアニールされる。これ により、非晶質シリコン膜74aが多結晶シリコン膜7 4に変わると共に、ソース・ドレイン領域76も活性化 される。なお、との多結晶シリコン膜74が本発明の 「第1多結晶シリコン膜」を構成する。

【0111】つまり、この第6実施形態では、ソース・ ドレイン配線となるエネルギー波吸収膜78に対して連 **続発振のYAGレーザー (エネルギー波) を照射する**と とによって、活性層となる非晶質シリコン膜74aの結 50 ら所定形状に加工しても良い。

晶化と、ソース・ドレイン領域76の活性化とが同時に 行われる。

18

【0112】工程38(図41参照): 最後に、エネル ギー波吸収膜78をフォトリソグラフィ技術とドライエ ッチング技術とを用いてパターニングすることによっ て、ソース・ドレイン配線78を形成する。これによ り、第6実施形態によるボトムゲート型のTFTが完成 される。

【0113】第6実施形態では、第5実施形態と同様、 ソース・ドレイン配線となるエネルギー波吸収膜78 は、直接ソース・ドレイン領域65に接触しているの で、エネルギー波吸収膜67にエネルギー波を照射する 際、エネルギー波吸収膜67の熱が直接ソース・ドレイ ン領域76を構成する非晶質シリコン膜74aに伝達さ れる。これにより、非晶質シリコン膜74aに熱がより 伝わりやすくなるので、非晶質シリコン膜62aの結晶 化をより良好に行うととができ、その結果、結晶性の優 れた多結晶シリコン膜62を得ることができる。

【0114】なお、今回開示された実施形態は、すべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は、上記した実施形態の説明 ではなく特許請求の範囲によって示され、さらに特許請 求の範囲と均等の意味および範囲内でのすべての変更が 含まれる。

【0115】たとえば、以上の実施形態は以下のように 変更してもよく、その場合でも同様の作用、効果を得る ことができる。

【0116】(1)第1および第2実施形態のWシリサ イド膜4 bに代えて、ニッケル-亜鉛合金(10 a t% 30 - Z n / N i) を形成する。このニッケル - 亜鉛合金 は、約1400℃の融点を有し、完全に溶解するまで は、自己発熱温度(約1400℃)を維持するが、完全 に溶解してしまうと球状の塊に分散し、非晶質シリコン 膜4a(多結晶シリコン膜4c)との接触面積が小さく なって下層に対する加熱が停止する。

【0117】したがって、非晶質シリコン膜4a等の加 熱の最高温度を自動的に約1400℃に制限することが でき、熱処理の安定性、安全性、均一性を実現すること ができる。尚、約1400℃という温度は、合金種や合 【0118】(2)第1および第2実施形態において、 非晶質シリコン膜4 a の形成を省略し、シリコン酸化膜 3の上に直接Wシリサイド膜4bや上記(1)のニッケ ルー亜鉛合金を形成する。との場合、ゲート電極4は、 Wシリコン膜4bやニッケル-亜鉛合金のみから形成さ れることになる。

【0119】(3)第2実施形態では、工程3におい て、非晶質シリコン膜2aを所定形状に加工してから、 その後の工程でとれを多結晶化したが、多結晶化してか

【0120】との場合、シート状に加工されたレーザー ビームによる帯状の加熱部が基板上を移動することによ り、帯状の加熱部でのみ結晶が成長し、他の部分では結 晶核の発生も起こらないため、結晶が加熱部の移動方向 に長く成長しやすくなる。

【0121】例えば、ゲート電極4としてニッケルー亜 鉛合金のみを用いた場合、多結晶シリコン膜2は柱状の 結晶構造となる。本発明者が、この柱状結晶をチャネル 長方向と平行な方向に(すなわち、チャネル長方向に粒 界が存在しないように)配置して、L/W=5/5 (μ 10 m)のn型薄膜トランジスタ(A)を作製し、その電気 的特性を測定したところ、電気効果移動度:215cm 2/Vs, Vth:0.3V, S值:0.03V/de c. と良好な数値を得ることができた。また、絶縁膜の TZDB (Time Zero Dielectric Breakdown) は、8. 5MV/cmであった。

【0122】(4)第1,第2実施形態において、Wシ リサイド膜4bを省略する。上述したとおり、非晶質シ リコン膜4aの自己発熱によっても非晶質シリコン膜2 aの多結晶化を促進することができる。

【0123】(5)第1, 第2実施形態において、多結 晶シリコン膜2を形成した後、一旦多結晶シリコン膜4 cおよびWシリコン膜4bを剥離する。

【0124】(6) 髙周波やレーザー光に代えて、ラン プ光を用いる。とれら髙周波、レーザー光、ランプ光等 を総称して本発明では「電磁波」とする。

【0125】(7) 非晶質シリコン膜をプラズマCVD 法によらず、減圧CVD法、常圧CVD法、光励起CV D法、蒸着法、EB(Electron Beam)蒸着法、MBE(Mo lecular Beam Epitaxy)法、スパッタ法からなるグルー 30 プの内のいずれか一つの方法によって形成する。

【0126】(8) Wシリサイド膜4 b およびエネルギ -波吸収膜34b、48,67、78を構成するWシリ サイド膜に代えて、Cu, MoSi2, TiSi2, Ta Si2, CoSi2, W. Mo, Co, Cr, Ti, Ta などを用いる。更には、使用温度が低い場合には(約4 50℃以下)、AlやAuなどのいわゆる低融点金属を 用いても良い。

【0127】(9)多結晶シリコンTFTだけでなく、 絶縁ゲート型半導体素子全般に適用する。また、太陽電 40 池や光センサなどの光電変換素子、バイポーラトランジ スタ、静電誘導型トランジスタ(SIT: Static Induct ion Transistor)などの多結晶シリコン膜を用いるあら ゆる半導体装置に適用する。

【0128】(10)連続発振のレーザーとして、YA Gレーザーを用いたが、本発明はこれに限らず、たとえ ば、Arガスレーザー、ルビーレーザー、炭酸ガスレー ザーなどの他の連続発振レーザーを用いてもよい。 [0129]

効果を奏する。

【0130】(1)低温プロセスが可能で、安価な基板 を使用でき、半導体装置の製造コストを削減できる。

20

【0131】(2)良質な多結晶シリコン膜およびこれ を利用した半導体装置を得ることができ、半導体装置の 製造における歩留まりが向上する。

【図面の簡単な説明】

【図1】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図2】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図3】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図4】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図5】本発明を具体化した第1実施形態(第2実施形 態)の製造工程を説明するための断面図である。

【図6】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

20 【図7】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図8】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図9】本発明を具体化した第1実施形態の製造工程を 説明するための断面図である。

【図10】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図11】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図12】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図13】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図14】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図15】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図16】本発明を具体化した第1実施形態の製造工程 を説明するための断面図である。

【図17】アクティブマトリクス方式LCDのブロック 構成図である。

【図18】画素の等価回路図である。

【図19】YAGレーザーアニール装置の構成図であ る。

【図20】本発明を具体化した第3実施形態の製造工程 を説明するための断面図である。

【図21】本発明を具体化した第3実施形態の製造工程 を説明するための断面図である。

【図22】本発明を具体化した第3実施形態の製造工程 【発明の効果】本発明にあっては、以下の通りの優れた 50 を説明するための断面図である。

【図23】本発明を具体化した第3実施形態の製造工程 を説明するための断面図である。

【図24】本発明を具体化した第3実施形態の製造工程 を説明するための断面図である。

【図25】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図26】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図27】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図28】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図29】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図30】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図31】本発明を具体化した第4実施形態の製造工程 を説明するための断面図である。

【図32】本発明を具体化した第5実施形態の製造工程を説明するための断面図である。

【図33】本発明を具体化した第5実施形態の製造工程 を説明するための断面図である。

【図34】本発明を具体化した第5実施形態の製造工程 を説明するための断面図である。

【図35】本発明を具体化した第5実施形態の製造工程を説明するための断面図である。

【図36】本発明を具体化した第5実施形態の製造工程 を説明するための断面図である。 *【図37】本発明を具体化した第6実施形態の製造工程 を説明するための断面図である。

【図38】本発明を具体化した第6実施形態の製造工程を説明するための断面図である。

22

【図39】本発明を具体化した第6実施形態の製造工程 を説明するための断面図である。

【図40】本発明を具体化した第6実施形態の製造工程 を説明するための断面図である。

【図41】本発明を具体化した第6実施形態の製造工程 10 を説明するための断面図である。

【符号の説明】

1, 31, 41, 61, 71 絶縁基板

2a, 32a, 44a, 62a, 74a 非晶質シリコン膜(第1非晶質シリコン膜)

2, 32, 44, 62, 74 多結晶シリコン膜 (第1 多結晶シリコン膜)

3, 33, 43, 63, 73 ゲート絶縁膜

4a, 34a 非晶質シリコン膜 (第2非晶質シリコン膜)

20 4 b Wシリサイド膜(導電膜)

4c,34c 多結晶シリコン膜(第2多結晶シリコン膜)

4 ゲート電極


6,36,47,65,76 ソース・ドレイン領域 34b,48,67,78 エネルギー波吸収膜 (導電 膜)

48 遮光膜


67, 78 ソース・ドレイン配線


(図3) (図4)

【図5】




【図6】






【図11】





【図12】

【図20】 33




【図13】






【図25】





【図15】




[図21] [図22] 34k 33 36 323 36

32a







[図18]




【図27】




【図29】




【図37】




[図28]





【図30】





【図33】

















【図38】







GG43 GG44 GG45 GG47 GG48

HJ01 HJ13 HJ16 HJ23 HL04

HL05 HL12 HL23 HM15 NN02

NN23 NN35 NN37 NN43 NN46

NN50 NN54 PP01 PP02 PP03

PP11 PP27 QQ11

フロントページの続き

(51)Int.Cl.' 識別記号 FΙ テーマコート' (参考) HO1L 21/268 (72)発明者 野口 幸宏 Fターム(参考) 2H092 CA59 JA25 JA29 JA38 JA42 大阪府守口市京阪本通2丁目5番5号 三 JA44 JA46 JA47 JB13 JB23 洋電機株式会社内 JB32 JB33 JB38 JB51 JB57 (72)発明者 井手 大輔 JB63 JB69 KA04 KA07 MA05 大阪府守口市京阪本通2丁目5番5号 三 MA07 MA14 MA15 MA16 MA18 洋電機株式会社内 MA19 MA20 MA22 MA27 MA29 MA30 MA35 MA37 MA41 NA22 NA25 NA27 5C094 AA13 AA25 AA42 AA43 AA44 AA53 BA03 BA43 CA19 DA13 DB01 D804 DB10 EA10 FA01 FA02 FB12 FB14 FB15 GB10 5F052 AA02 AA22 AA24 BB01 BB02 8B04 BB05 BB06 BB07 CA07 CA09 DA02 DB02 D803 DB07 EA02 EA03 JA01 5F110 AA16 AA17 AA30 BB02 CC02 DD02 DD13 DD14 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE32 EE44 EE45 FF02 FF03 FF09 FF30 GG02 GG13 GG25